Субмодуль цифрового приема ADMDDC4x16 v3.0

admddc5016
Fmc124p

  • Внутреннее/внешнее тактирование
  • ADM-интерфейс с поддержкой LVTTL/LVDS
  • Одновременный ввод отсчётов от АЦП и DDC

Описание

Субмодуль ADMDDC4x16 v3.0 - модернизированная версия субмодуля ADMDDC4x16, в которой применены 16-разрядные АЦП. Он предназначен для аналого-цифрового преобразования и цифрового понижающего преобразования на видеочастоту сигнала ПЧ, а также может быть использован для цифровой обработки отсчётов данных с АЦП или DDC в соответствии с алгоритмом, загруженным в ПЛИС. Субмодуль обеспечивает рекордно большой динамический диапазон и сверхмалые интермодуляционные искажения. Максимальная ширина полосы DDC до 2МГц (до 16 каналов) и до 8МГц (до 4-х каналов, в режиме объединения).

Субмодуль выполнен по технологии ADM и устанавливаются в разъем ADM базовых модулей. Субмодуль ориентирован на использование только с базовыми платами, имеющими интерфейс ADM с поддержкой LVDS. Поставляется с платами на основе высокопроизводительных ПЛИС и процессоров ЦОС типа ADSP-TS101, TMS320C64xx.

Маршрутизатор потоков отсчётов от АЦП к DDC, выполненный в ПЛИС XC3S400, позволяет любой канал АЦП подключить к любому каналу DDC. Отсчёты с DDC также переформатируются и буферизуются в ПЛИС. Тактирование субмодуля может производиться от встроенного кварцевого генератора или от внешнего сигнала до 100МГц.

Субмодуль имеет 4 входа, к каждому из которых подключен свой АЦП, и четыре четырёхканальных микросхемы GC4016, которые вместе содержат 16 каналов DDC. Отсчёты от АЦП поступают в ПЛИС, где форматируются и буферизуются для выдачи в ADM-Connect. Через ПЛИС отсчёты АЦП поступают на входы DDC. Шинная архитектура субмодуля построена так, что на любой канал DDC могут быть поданы данные от любого АЦП. Выход данных от DDC также заведён в ПЛИС. Отсчёты с DDC также переформатируются и буферизуются в ПЛИС

Субмодуль ADMDDC4x16 v3.0 поставляется вместе с программой-конфигуратором, позволяющим выполнить быстрое и наглядное проектирование загрузочных конфигурационных файлов DDC.

Субмодуль поставляется с синхронной прошивкой ПЛИС, обеспечивающей установку одинаковых коэффициентов децимации в каналах DDC. Асинхронная прошивка ПЛИС для независимой установки коэффициентов децимации/интерполяции в каналах DDC поставляется по заказу.

Технические характеристики

  • 4 канала АЦП 16 бит 100МГц
  • GC4016 – 4шт. до 16 каналов DDC (4 канала в одном GC4016)
  • FPGA XC3S от 400тыс. до 1,5млн. вентилей
  • Вх. шкала ± 0,5 В или =± 1 В
  • Rвх = 50 Ом
  • Внутреннее/внешнее тактирование
  • ADM-интерфейс с поддержкой LVTTL/LVDS
  • Одновременный ввод отсчётов от АЦП и DDC
  • 16 и 8 – битовые отсчёты АЦП
  • Поток данных от АЦП до 400Мбайт/сек (LVDS), до 200Мбайт/сек (LVTTL)
  • Независимые дециматор и ресамплер DDC
  • Коэффициент децимации DDC:
    от 32 до 16384 в 4-канальном режиме DDC
    от 16 до 32 при объединении 2-х каналов DDC в 1
    от 8 до 16 при объединении 4-х каналов DDC в 1
  • 16 или 24-х битовые выходные отсчёты DDC (16 бит в стандартной поставке)
  • Независимая установка коэффициентов децимации/интерполяции в каналах DDC (с асинхронной прошивкой FPGA)

Применение

Здесь будет применение продукта

Основная цена 5500,00 руб
ПАМЯТЬ ПЛИС
ГЕНЕРАТОР ЧАСТОТЫ
СИНТЕЗАТОР ЧАСТОТ
ПЛИС ЦОС